崗位職責(zé):
1.數(shù)字電路設(shè)計(jì)與開(kāi)發(fā):包括RTL設(shè)計(jì)、仿真和綜合。使用Verilog或VHDL進(jìn)行數(shù)字電路的描述與實(shí)現(xiàn)。
2.功能驗(yàn)證與調(diào)試:開(kāi)展模塊級(jí)和系統(tǒng)級(jí)功能驗(yàn)證,確保設(shè)計(jì)符合規(guī)范要求。利用仿真工具和硬件測(cè)試設(shè)備進(jìn)行設(shè)計(jì)驗(yàn)證和調(diào)試。
3.時(shí)序分析與優(yōu)化:靜態(tài)時(shí)序分析(STA)識(shí)別并解決時(shí)序違例,對(duì)電路進(jìn)行功耗、面積和性能優(yōu)化,確保達(dá)到設(shè)計(jì)目標(biāo)。
4.設(shè)計(jì)文檔編寫(xiě)與維護(hù):包括但不限于設(shè)計(jì)文檔、驗(yàn)證計(jì)劃和測(cè)試報(bào)告,保證設(shè)計(jì)的規(guī)范性和可追溯性。
5.跨團(tuán)隊(duì)合作:與各個(gè)團(tuán)隊(duì)緊密合作,協(xié)調(diào)項(xiàng)目進(jìn)度和資源,解決設(shè)計(jì)中的技術(shù)問(wèn)題,支持系統(tǒng)應(yīng)用團(tuán)隊(duì)進(jìn)行系統(tǒng)聯(lián)調(diào)。
6.技術(shù)研究與創(chuàng)新:跟蹤行業(yè)最新技術(shù)動(dòng)態(tài),提出并實(shí)現(xiàn)創(chuàng)新性設(shè)計(jì)方案。參與新技術(shù)和新工具評(píng)估與引入,提升設(shè)計(jì)效率和質(zhì)量。
任職要求:
1、微電子、計(jì)算機(jī)、電子工程、通信等相關(guān)專(zhuān)業(yè)
2、具備扎實(shí)的數(shù)字集成電路理論基礎(chǔ),熟悉數(shù)字電路設(shè)計(jì)方法,精通Verilog/VHDL或SystemVerilog硬件描述語(yǔ)言和設(shè)計(jì)流程;
3、2年以上數(shù)字IC相關(guān)經(jīng)驗(yàn),參與過(guò)完整的芯片設(shè)計(jì)流程,有成功流片項(xiàng)目經(jīng)驗(yàn)者優(yōu)先。
4、熟悉使用Synopsys、Cadence等主流EDA工具進(jìn)行設(shè)計(jì)、仿真、綜合和時(shí)序分析。具備FPGA開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;
5、具備良好的團(tuán)隊(duì)合作精神和溝通能力,較強(qiáng)的分析和解決問(wèn)題的能力。做事嚴(yán)謹(jǐn),注重細(xì)節(jié)和質(zhì)量。能夠在多任務(wù)環(huán)境下高效工作。