崗位職責(zé):
1、參與SoC中模擬和混合信號IP的開發(fā),包括但不限于:PLL,DLL,ADC,DCA,filters,BGR,tempSensor, OPA,PGA,comparators,PVD,LDO,crystal/OSC,high speed interfaces等;
2、開展上述領(lǐng)域先進(jìn)IP的可行性研究及設(shè)計,包括DFT;
3、指導(dǎo)并審查版圖工程師的設(shè)計工作,包括floor-plan,LVS,DRC等;
4、協(xié)助應(yīng)用工程師,參與產(chǎn)品調(diào)試,測試和驗證。
任職要求:
1、電子工程、微電子或其他相關(guān)專業(yè),碩士及以上學(xué)歷;
2 熟悉晶體管級模擬電路設(shè)計,熟悉半導(dǎo)體器件/工藝,能指導(dǎo)版圖/驗證/調(diào)試等工作;
3、熟悉設(shè)計和仿真工具,包括Virtuoso,spectre,AMS或HSpice;
4、能熟練使用MATLAB/Simulik進(jìn)行系統(tǒng)分析者優(yōu)先;
5、具有模擬/混合信號IP設(shè)計經(jīng)驗者優(yōu)先;
6、具有良好的團(tuán)隊合作精神和較強的溝通能力;
7、樂于接受挑戰(zhàn),善于學(xué)習(xí);注重細(xì)節(jié),追求卓越;善于團(tuán)隊協(xié)作,善于溝通;樂觀而執(zhí)著。