日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

更新于 11月19日

FPGA工程師

1.5-2.5萬(wàn)·14薪
  • 成都武侯區(qū)
  • 1-3年
  • 本科
  • 全職
  • 招1人

職位描述

VerilogVHDL仿真調(diào)試FPGA通信/網(wǎng)絡(luò)設(shè)備
1、 本科及以上學(xué)歷,計(jì)算機(jī)、通信、電子信息、自動(dòng)化等相關(guān)專業(yè),本科畢業(yè)3年以上、碩士畢業(yè)1年以上;
2、 能熟練使用Verilog進(jìn)行FPGA開發(fā),有高速FPGA設(shè)計(jì)開發(fā)工作經(jīng)驗(yàn);
3、 熟練掌握xilinx FPGA開發(fā)、調(diào)試、驗(yàn)證流程和方法;
4、 熟悉高速AD/DA的基本調(diào)試與應(yīng)用;
5、 熟悉常規(guī)通信接口SPI、UART、SPI或I2C等;
6、 具有信號(hào)監(jiān)測(cè)相關(guān)領(lǐng)域工作經(jīng)驗(yàn)者優(yōu)先。
7、 嚴(yán)謹(jǐn)、細(xì)致、認(rèn)真負(fù)責(zé),具有開拓創(chuàng)新精神,有較強(qiáng)的主動(dòng)學(xué)習(xí)能力與團(tuán)隊(duì)合作能力,能承受一定的工作壓力。
主要工作:
1. 主要負(fù)責(zé)通信產(chǎn)品的FPGA RTL驗(yàn)證上板調(diào)試、系統(tǒng)測(cè)試、工程版本維護(hù);
2. 用Verilog HDL語(yǔ)言進(jìn)行通信系統(tǒng)FPGA模塊開發(fā)、測(cè)試與維護(hù);
3. 指導(dǎo)測(cè)試人員完成數(shù)字基帶相關(guān)外協(xié)件的測(cè)試驗(yàn)收;
4. 負(fù)責(zé)FPGA相關(guān)的文檔與專利的開發(fā);
職位福利:五險(xiǎn)一金

工作地點(diǎn)

四川省成都市武侯區(qū)科園二路10號(hào)(科園地鐵站B口步行160米)

職位發(fā)布者

張女士/HR

三日內(nèi)活躍
立即溝通
公司Logo成都藍(lán)色起源科技有限公司
藍(lán)色起源是國(guó)內(nèi)領(lǐng)先的無(wú)線通信信號(hào)處理高科技企業(yè),近年業(yè)務(wù)高速發(fā)展,未來(lái)市場(chǎng)前景廣闊。公司提供具備行業(yè)競(jìng)爭(zhēng)力的薪酬、福利體系,多通道職業(yè)發(fā)展晉升體系,行業(yè)精英、大牛帶隊(duì)的人才培養(yǎng)體系,優(yōu)越的辦公環(huán)境,便利的交通條件,寬松快樂(lè)的工作氛圍。誠(chéng)邀行業(yè)優(yōu)秀人才加入團(tuán)隊(duì)。福利待遇: 1、薪資收入:富有行業(yè)競(jìng)爭(zhēng)力的薪酬體系,每年2次普調(diào);含固定月薪、年終獎(jiǎng)、項(xiàng)目獎(jiǎng)金及合伙持股激勵(lì); 2、工作時(shí)間:周一至周五9:00-18:00,周末雙休,法定節(jié)假日按規(guī)定休息; 3、晉升通道:雙通道職業(yè)晉升保障,各類人才具有專業(yè)序列逐級(jí)晉升及管理崗位晉升通道; 4、福利補(bǔ)貼:五險(xiǎn)一金:按標(biāo)準(zhǔn)繳納,其中公積金單向繳費(fèi)比例為6%;5、節(jié)日補(bǔ)貼:結(jié)婚、生子 1000元/人,元旦、端午、中秋 500元/人,員工生日賀金、賀禮;午餐補(bǔ)貼、加班晚餐補(bǔ)貼;健康檢查:每年定期組織一次員工體檢;6、其他:豐富的團(tuán)隊(duì)建設(shè)活動(dòng)
公司主頁(yè)