崗位職責
1、負責模塊的邏輯設計、仿真、在線調試
2、負責FPGA的資源及時序的優(yōu)化
3、負責FPGA的系統(tǒng)聯(lián)調測試工作
4、領導安排的其他工作
任職要求
1、熟悉verilog/VHDL,能獨立完成邏輯代碼編寫、仿真驗證、FPGA綜合,F(xiàn)PGA板卡調試;
2、具有時序約束編寫、時序報告分析相關經驗者優(yōu)先
3、具備一定C代碼編寫能力,有mbs/arm開發(fā)經驗者優(yōu)先
4、責任心強,執(zhí)行力強,具有團隊協(xié)作意識,抗壓能力強。