日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

更新于 10月15日

FPGA工程師-2026屆碩士

1.4-2萬
  • 天津東麗區(qū)
  • 無經驗
  • 碩士
  • 校園
  • 招2人

職位描述

Verilog HDLVHDL電子/半導體/集成電路
崗位職責
1、負責模塊的邏輯設計、仿真、在線調試
2、負責FPGA的資源及時序的優(yōu)化
3、負責FPGA的系統(tǒng)聯(lián)調測試工作
4、領導安排的其他工作
任職要求
1、熟悉verilog/VHDL,能獨立完成邏輯代碼編寫、仿真驗證、FPGA綜合,F(xiàn)PGA板卡調試;
2、具有時序約束編寫、時序報告分析相關經驗者優(yōu)先
3、具備一定C代碼編寫能力,有mbs/arm開發(fā)經驗者優(yōu)先
4、責任心強,執(zhí)行力強,具有團隊協(xié)作意識,抗壓能力強。

工作地點

天津東麗區(qū)昆侖北路輔路東200米矽谷港灣D2區(qū)5號樓

職位發(fā)布者

齊靜/招聘專員

立即溝通