崗位職責:
1.高深寬比通孔技術開發(fā):
1)主導40nm及以下節(jié)點的高深寬比的Contact/Via/Hole工藝整合研發(fā);
2)優(yōu)化光刻-刻蝕-填充-平坦化全流程工藝,解決關鍵缺陷(孔洞、縫隙、過度侵蝕等)。
2.工藝窗口提升:
1)設計DOE實驗,協(xié)同OPC、光刻、刻蝕、薄膜、CMP團隊,提升高深寬比通孔的均勻性、
良率及可靠性。
3.跨部門技術整合:
1)與器件研發(fā)團隊合作,優(yōu)化Contact/Via/Hole結構,從而滿足器件性能指標;
2)協(xié)同設計部門制定Design Rules。
4.量產(chǎn)轉移支持:
主導新工藝從研發(fā)線向量產(chǎn)線的轉移,建立管控標準(SPC)和故障分析流程。
任職要求:
1.學歷:碩士及以上學歷,微電子、光學工程、物理、材料等相關專業(yè)。
2.工作經(jīng)驗:
1)5年以上半導體工藝整合/研發(fā)經(jīng)驗,必須具備12英寸晶圓廠40nm及以下節(jié)點實戰(zhàn)經(jīng)驗;
2)至少主導過Contact/Via/Hole模塊中任一環(huán)節(jié)的工藝開發(fā)(OPC、光刻、刻蝕、ALD填充、
CMP);
3)熟練使用檢測分析工具:SEM/TEM剖面分析、EDX成分檢測、缺陷掃描(KLA)等;
4)有OPC/DUV immersion工藝經(jīng)驗者優(yōu)先考慮。
3.具備能力:
1)具備DOE設計及數(shù)據(jù)分析能力(JMP/JMP Pro優(yōu)先);
2)出色的跨部門協(xié)作與風險預判能力,能主導技術難題攻關。