日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

崗位職責(zé)：1、負(fù)責(zé)FPGA邏輯功能模塊的設(shè)計(jì)、編碼(Verilog/VHDL)與仿真驗(yàn)證，根據(jù)系統(tǒng)設(shè)計(jì)架構(gòu)，輔助設(shè)計(jì)整機(jī)工作流程，完成從需求分析到代碼實(shí)現(xiàn)的完整開發(fā)流程;
2、組織、配合工程師完成 FPGA 模塊開發(fā)、子模塊整合、仿真、調(diào)試工作；
3、根據(jù)整機(jī)成本、性能要求進(jìn)行整體優(yōu)化設(shè)計(jì)；
4、根據(jù) FPGA 開發(fā)流程補(bǔ)充完善現(xiàn)有文檔體系，編寫設(shè)計(jì)文檔、測(cè)試報(bào)告及接口協(xié)議等文檔，確保代碼可維護(hù)性。
任職要求：1、本科及以上學(xué)歷，電子、通信、信號(hào)處理相關(guān)專業(yè)優(yōu)先；
2、有信號(hào)源、頻譜儀、矢網(wǎng)的研發(fā)經(jīng)驗(yàn)優(yōu)先；
3、熟悉常見的信號(hào)處理算法，熟練使用MATLAB，具備MATLAB和FPGA聯(lián)合仿真的能力;
4、熟悉常用IP（CIC，F(xiàn)FT，F(xiàn)IR，CORDIC等）
5、接口開發(fā)經(jīng)驗(yàn):至少具備以下一種接口的獨(dú)立開發(fā)經(jīng)驗(yàn):
A、高速SerDes(GTX/GTH、JESD204B)
B、存儲(chǔ)接口(DDR3/DDR4控制器、QDR)
C、通信協(xié)議(aurora、PCle、Ethernet)
熟悉相關(guān)協(xié)議標(biāo)準(zhǔn)與時(shí)序約束方法；
6、具備FPGA時(shí)序收斂經(jīng)驗(yàn)，能通過約束文件(XDC/
SDC)和代碼優(yōu)化解決時(shí)序違例問題。熟悉邏輯資源(LUT/BRAM/DSP)利用率分析與功耗評(píng)估。
7、具備良好的問題定位與調(diào)試能力，能熟練使用邏輯分析儀、示波器等工具；
8、工作嚴(yán)謹(jǐn)，具備團(tuán)隊(duì)協(xié)作意識(shí)，能承擔(dān)一定強(qiáng)度的技術(shù)攻關(guān)任務(wù)，前期任職經(jīng)歷穩(wěn)定。