日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

更新于 9月12日

芯片邏輯設(shè)計(jì)工程師(科研助理XP)

1.7-3萬
  • 北京豐臺區(qū)
  • 3-5年
  • 碩士
  • 全職
  • 招3人

職位描述

VerilogSystemVerilog熟練掌握相關(guān)EDA工具
崗位職責(zé):
1.負(fù)責(zé)芯片前端邏輯設(shè)計(jì),根據(jù)芯片概要/詳細(xì)設(shè)計(jì)文檔撰寫完成RTL編碼實(shí)現(xiàn)、SDC編寫等工作;
2.與邏輯綜合、版圖設(shè)計(jì)工程師共同開展芯片設(shè)計(jì)的前后端聯(lián)合優(yōu)化;
3.與驗(yàn)證工程師共同開展芯片驗(yàn)證功能點(diǎn)提取,審核驗(yàn)證大綱、驗(yàn)證環(huán)境方案等。
任職要求:
1.計(jì)算機(jī)、微電子及集成電路等相關(guān)專業(yè),985、211、雙一流碩士及以上學(xué)歷;
2.熟悉Verilog/SystemVerilog等數(shù)字電路硬件描述設(shè)計(jì)語言;
3.熟悉數(shù)字IC前端設(shè)計(jì)流程和工具,熟練掌握相關(guān)EDA 工具和常用腳本語言;
4.有實(shí)際芯片設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先,設(shè)計(jì)經(jīng)驗(yàn)包括但不限于:處理器核、Cache緩存、片上互連網(wǎng)絡(luò)、PCIE、DDR、ETH、NPU、GPU、低功耗設(shè)計(jì)等;
5.具有良好的團(tuán)隊(duì)協(xié)作精神和溝通技巧。
其他事項(xiàng):
優(yōu)秀者薪資面議

工作地點(diǎn)

北京市豐臺區(qū)豐臺東大街

職位發(fā)布者

畢女士/人事經(jīng)理

剛剛活躍
立即溝通
公司Logo中國人民解放軍軍事科學(xué)院國防科技創(chuàng)新研究院
中國人民解放軍軍事科學(xué)院國防科技創(chuàng)新研究院軍隊(duì)文職人員招考簡歷投遞郵箱:jskxyjob5@163.com(其他崗位勿投)
公司主頁