崗位職責(zé):
1. 參與模擬/混合信號(hào)集成電路的設(shè)計(jì)、仿真及驗(yàn)證工作,包括但不限于:
放大器(OPA)、比較器、ADC/DAC、PLL、LDO、Bandgap等模塊設(shè)計(jì)。
晶體管級(jí)電路設(shè)計(jì)、仿真(DC/AC/Transient/Noise等)及優(yōu)化。
2. 協(xié)助完成版圖設(shè)計(jì)指導(dǎo)及后仿真驗(yàn)證。
3. 撰寫設(shè)計(jì)文檔,參與芯片測(cè)試及數(shù)據(jù)分析。
任職要求
1. 學(xué)歷專業(yè):
在讀碩士/博士研究生,微電子、電子工程、集成電路等相關(guān)專業(yè)。
2. 技能要求:
熟悉模擬IC設(shè)計(jì)流程,掌握Cadence Virtuoso、Spectre等EDA工具。
熟悉Linux基本命令及環(huán)境。
了解半導(dǎo)體器件物理及工藝基礎(chǔ)(如CMOS工藝),學(xué)習(xí)過《CMOS模擬集成電路設(shè)計(jì)》課程。
3. 經(jīng)驗(yàn)要求:
有模擬IC設(shè)計(jì)項(xiàng)目經(jīng)驗(yàn)(如課程設(shè)計(jì)、科研項(xiàng)目或流片經(jīng)驗(yàn))者優(yōu)先。
熟悉版圖設(shè)計(jì)及LVS/DRC規(guī)則者優(yōu)先。
4. 其他要求:
實(shí)習(xí)地點(diǎn):杭州。
實(shí)習(xí)周期不低于4個(gè)月。
實(shí)習(xí)待遇
1.提供行業(yè)有競(jìng)爭(zhēng)力的實(shí)習(xí)津貼。
2.參與實(shí)際流片項(xiàng)目,獲得資深行業(yè)導(dǎo)師指導(dǎo)。
3.表現(xiàn)優(yōu)異者可獲得轉(zhuǎn)正機(jī)會(huì)。