崗位職責(zé):
1、負(fù)責(zé)根據(jù)項(xiàng)目設(shè)計(jì)要求,完成任務(wù)模塊的邏輯開發(fā)需求分析、邏輯方案設(shè)計(jì);
2、負(fù)責(zé)FPGA和相關(guān)處理硬件選型;
3、負(fù)責(zé)編寫產(chǎn)品開發(fā)和研制過程各階段的技術(shù)文檔;
4、負(fù)責(zé)完成項(xiàng)目研制過程中FPGA邏輯代碼的編寫和調(diào)試;
5、負(fù)責(zé)完成產(chǎn)品的功能定義、通信協(xié)議、信號(hào)處理算法和FPGA的資源優(yōu)化;
6、負(fù)責(zé)外圍芯片的驅(qū)動(dòng)邏輯(如AD/DA、PHY、SPI、I2C),設(shè)計(jì)DDR、以太網(wǎng)、SRAM存儲(chǔ)器以及相關(guān)控制邏輯的IPCore代碼開發(fā)與調(diào)試;
7、負(fù)責(zé)USB、DDR、Flash、Gigabit、PCIe、LVDS等接口時(shí)序的設(shè)計(jì),完成模塊與系統(tǒng)的時(shí)序仿真與測(cè)試驗(yàn)證。
任職要求:
1、具有3年以上FPGA開發(fā)和系統(tǒng)調(diào)試經(jīng)驗(yàn),做過大規(guī)模的邏輯設(shè)計(jì),有完整的項(xiàng)目開發(fā)經(jīng)歷;
2、熟練使用VHDL或Verilog進(jìn)行邏輯設(shè)計(jì),精通FPGA開發(fā)流程,對(duì)Altera、Xilinx等主流FPGA開發(fā)有豐富經(jīng)驗(yàn);
3、熟悉FPGA高速IO接口設(shè)計(jì),熟悉高速ADC、DAC、DDR開發(fā);
4、熟悉信號(hào)處理的FPGA實(shí)現(xiàn),有實(shí)際項(xiàng)目經(jīng)驗(yàn)優(yōu)先;
5、熟練使用MATLAB進(jìn)行仿真分析,熟練掌握Quartus或IDE開發(fā)工具。
職位福利:績(jī)效獎(jiǎng)金、年底雙薪、五險(xiǎn)一金