崗位要求:
DFT崗位:
負責(zé)ASIC芯片設(shè)計交付及提供相關(guān)工藝/工程技術(shù)支撐,對交付產(chǎn)品的質(zhì)量、進度、成本負責(zé)。
1、負責(zé)ASIC芯片從RTL到GDSII的詳細物理設(shè)計與驗證工作,包括物理架構(gòu)規(guī)劃,布局布線、電源規(guī)劃、時鐘樹綜合、時序收斂、物理驗證、電源網(wǎng)絡(luò)分析和低功耗設(shè)計等,在PPA(性能、功耗、成本)達成、設(shè)計/工藝窗口匹配等方面提供有競爭力的解決方案;
2、負責(zé)ASIC芯片DFT設(shè)計及驗證,對測試成本、測試覆蓋率、失效率、交付時間負責(zé),提供有競爭力的測試向量及解決方案,承載測試診斷、協(xié)助工藝及測試問題快速定位。
任職要求:
1、微電子、計算機、通信工程、數(shù)學(xué)、自動化、材料、物理等相關(guān)專業(yè)本科及以上學(xué)歷;
2、符合如下任一條件者優(yōu)先:
(1)熟練掌握深亞微米后端物理設(shè)計流程,了解Synopsys/Cadence等數(shù)字芯片物理設(shè)計工具、Calibre等物理驗證工具及PT等時序驗證工具;
(2)熟悉數(shù)字芯片DFT或前端邏輯設(shè)計流程,熟悉verilog等數(shù)字電路硬件描述設(shè)計語言,了解或能使用 Synopsys或 Mentor相關(guān)工具;
(3)研究方向與先進半導(dǎo)體工藝制程及整合開發(fā)相關(guān)
3、對工作充滿熱情、有責(zé)任心、做事細心、學(xué)習(xí)能力強。
職位福利:五險一金