日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

更新于 5月23日

高級硬件開發(fā)工程師

2.2-3萬
  • 合肥蜀山區(qū)
  • 1-3年
  • 碩士
  • 全職
  • 招1人

職位描述

Verilog HDLC++VHDL電子/半導(dǎo)體/集成電路電子設(shè)備制造儀器儀表制造
崗位職責(zé):
1.負(fù)責(zé)基于FPGA的高速數(shù)據(jù)實(shí)時處理系統(tǒng)研發(fā)
2.根據(jù)系統(tǒng)指標(biāo)要求進(jìn)行產(chǎn)品硬件設(shè)計,包括原理圖、PCB設(shè)計
3.負(fù)責(zé)硬件電路的調(diào)試、測試、軟硬件聯(lián)調(diào);
4.文檔撰寫:完成設(shè)計報告、測試報告的撰寫
任職資格:
1.碩士及以上學(xué)歷,電子科學(xué)與技術(shù)、微電子學(xué)等相關(guān)專業(yè)
2.熟練掌握硬件描述語言VHDL/Verilog HDL FPGA開發(fā),有獨(dú)立項目開發(fā)的經(jīng)驗
3.熟悉組合和時序電路的設(shè)計方式,了解FPGA設(shè)計中邏輯綜合、布局布線、時序優(yōu)化的方法;了解硬件語言與FPGA內(nèi)部電路之間的關(guān)系;
4.掌握常用的EDA工具(如AD等電路設(shè)計軟件)
5.英語四級及以上,能夠無障礙閱讀英文技術(shù)手冊
6.熟悉C++或Matlab編程者優(yōu)先

工作地點(diǎn)

合肥蜀山區(qū)肥西路與望江西路交叉口南140米

職位發(fā)布者

葉女士/HR

三日內(nèi)活躍
立即溝通
公司Logo智地感知(合肥)科技有限公司
公司主頁