崗位職責(zé):
1.負(fù)責(zé)FPGA項(xiàng)目的算法架構(gòu)設(shè)計(jì)、RTL代碼實(shí)現(xiàn)(Verilog),并編寫設(shè)計(jì)、測試等關(guān)鍵技術(shù)文檔。
2.深入進(jìn)行模塊級和系統(tǒng)級仿真驗(yàn)證(使用Modelsim等工具),確保設(shè)計(jì)的功能正確性與時(shí)序收斂。
3.參與板級調(diào)試,能夠閱讀硬件原理圖,并使用儀器定位并解決硬件與邏輯協(xié)同問題。
4.獨(dú)立完成關(guān)鍵數(shù)字信號處理模塊(如FIR、CIC濾波器)的自主設(shè)計(jì)與實(shí)現(xiàn),不依賴專用IP核。
5.負(fù)責(zé)常用接口(如SPI, UART)與高速總線(如AXI)的邏輯開發(fā)與集成。
任職要求:
1.碩士研究生學(xué)歷,具備3年以上FPGA開發(fā)經(jīng)驗(yàn),擁有國產(chǎn)FPGA平臺(tái)開發(fā)經(jīng)驗(yàn),熟悉紫光同創(chuàng)及其開發(fā)環(huán)境者優(yōu)先。
2.熟練掌握Verilog語言,深刻理解綜合過程,具備將代碼高效映射為硬件電路的工程能力。
3.熟悉FPGA開發(fā)流程,精通Modelsim仿真工具,能構(gòu)建高效的測試驗(yàn)證環(huán)境。
4.具備扎實(shí)的板級調(diào)試能力,能夠獨(dú)立閱讀和分析硬件原理圖。
5.擁有從零開始設(shè)計(jì)、實(shí)現(xiàn)FIR、CIC等常用濾波器的能力,掌握其核心算法與硬件優(yōu)化技巧。
6.熟練掌握SPI、UART、AXI等常用接口協(xié)議的邏輯設(shè)計(jì)與時(shí)序要求。