1.參與或負(fù)責(zé)芯片及模塊級別的DFT方案制定,并完成主流的DFT技術(shù)實(shí)現(xiàn),包括但不限于掃描鏈(Scan)插入、內(nèi)建自測試(MBIST)、邊界掃描(Boundary Scan)以及自動測試向量生成(ATPG)。需要確保測試覆蓋率達(dá)標(biāo)
2.負(fù)責(zé)DFT模式下的功能驗(yàn)證,解決仿真過程中出現(xiàn)的問題。生成DFT相關(guān)的時(shí)序約束(SDC),并與前后端團(tuán)隊(duì)協(xié)作,完成DFT模式的時(shí)序收斂(Timing Closure)以及功耗、壓降等相關(guān)分析
3.負(fù)責(zé)生成ATE(自動測試設(shè)備)所需的測試向量(Pattern),并參與芯片回片后的測試調(diào)試(Debug)工作,分析測試失?。‵ailure)的原因,協(xié)助提升芯片良率。支持量產(chǎn)測試并協(xié)助進(jìn)行故障診斷
4.遵循行業(yè)標(biāo)準(zhǔn)(如IEEE1149.1, IEEE1500等),并與前端設(shè)計(jì)、驗(yàn)證、后端實(shí)現(xiàn)以及測試工程師等緊密協(xié)作,確保DFT流程順利集成到整個(gè)芯片設(shè)計(jì)流程中
1.本科及以上學(xué)歷,微電子、集成電路、電子工程、計(jì)算機(jī)等相關(guān)專業(yè)
2.5年及以上經(jīng)驗(yàn),能夠獨(dú)立負(fù)責(zé)復(fù)雜模塊或中小規(guī)模芯片的完整DFT工作,有成功量產(chǎn)經(jīng)驗(yàn)者優(yōu)先
3.對DFT某一領(lǐng)域(如高速接口測試、良率分析)有更深理解,能優(yōu)化流程和方法學(xué),具備初步的問題預(yù)見和解決能力
4.熟練使用主流EDA工具(如Synopsys DFT Compiler/TetraMax, Mentor Tessent等)。掌握Verilog,并能使用TCL、Perl、Python等至少一種腳本語言進(jìn)行自動化處理。能編寫腳本優(yōu)化工作流程,具備較強(qiáng)的調(diào)試和問題分析能力
5.具備良好的分析解決問題能力、團(tuán)隊(duì)協(xié)作精神和溝通能力,工作細(xì)致認(rèn)真,有責(zé)任心。在項(xiàng)目中有較強(qiáng)的主動性和技術(shù)推動力