崗位職責(zé):
1.主導(dǎo)航電冗余系統(tǒng)(如雙余度/三模冗余飛行控制計(jì)算機(jī)、傳感器數(shù)據(jù)交叉校驗(yàn)邏輯)的FPGA功能定義與架構(gòu)設(shè)計(jì)。
2.設(shè)計(jì)抗單粒子翻轉(zhuǎn)(SEU)的容錯(cuò)電路(如TMR三模冗余、EDAC糾錯(cuò)編碼),滿足DO-254 DAL-B/C級(jí)安全性要求。
3.基于VHDL/Verilog實(shí)現(xiàn)航電關(guān)鍵功能(如高精度時(shí)間同步、ARINC 429/RS-485協(xié)議解析、高速數(shù)據(jù)采集)。
4.優(yōu)化FPGA資源(邏輯單元、BRAM、DSP)利用率,解決多時(shí)鐘域、高速信號(hào)完整性(SI)與功耗問題。
5.搭建UVM/SystemVerilog驗(yàn)證平臺(tái),完成FPGA功能覆蓋率測(cè)試(包括故障注入測(cè)試、邊界條件極端測(cè)試)。
6.支持航電系統(tǒng)適航認(rèn)證,輸出DO-254要求的全生命周期文檔(需求追蹤矩陣、驗(yàn)證計(jì)劃、問題溯源報(bào)告)。
7.與硬件團(tuán)隊(duì)協(xié)同設(shè)計(jì)高速PCB(如LVDS接口、SerDes通道布局),解決信號(hào)延遲、EMI干擾問題。
8.支持航電硬件在環(huán)(HIL)測(cè)試,定位FPGA固件與外部設(shè)備(傳感器/執(zhí)行器)的交互故障。
任職要求:
1.碩士及以上學(xué)歷,電子工程、微電子、計(jì)算機(jī)工程等相關(guān)專業(yè)。
2.具有3年以上航電/航天領(lǐng)域FPGA開發(fā)經(jīng)驗(yàn)。
3.精通VHDL/Verilog,熟練使用Xilinx Vivado/Intel Quartus工具鏈,掌握TCL腳本自動(dòng)化流程。
4.熟悉航電接口協(xié)議(ARINC 429/664、MIL-STD-1553、CAN總線)。
5.了解數(shù)字電路底層設(shè)計(jì)(時(shí)序約束、跨時(shí)鐘域同步、低功耗狀態(tài)機(jī)設(shè)計(jì))。
6.精通航電系統(tǒng)冗余架構(gòu)(如雙通道熱備份、多節(jié)點(diǎn)仲裁邏輯),熟悉RTCA DO-254/DO-160標(biāo)準(zhǔn)。
7.了解航空電子高可靠性設(shè)計(jì)(如IP核冗余、看門狗監(jiān)控、安全啟動(dòng)機(jī)制)。
8.有基于Zynq UltraScale+ MPSoC的軟硬協(xié)同開發(fā)經(jīng)驗(yàn)(PS-PL數(shù)據(jù)交互優(yōu)化)。
9.掌握Python/Tcl/C++自動(dòng)化測(cè)試腳本開發(fā)能力。