日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

崗位職責(zé)：
1、承擔(dān)芯片項(xiàng)目 SOC 系統(tǒng)級(jí)設(shè)計(jì)、集成設(shè)計(jì)、頂層和 IO 設(shè)計(jì)，拉通芯片各 CBB 及端到端實(shí)現(xiàn)流程；
2、開(kāi)發(fā) FPGA 原型平臺(tái)系統(tǒng)，支持芯片項(xiàng)目的 SoC 設(shè)計(jì)驗(yàn)證及 CBB 設(shè)計(jì)驗(yàn)證。
3、負(fù)責(zé)數(shù)字模塊開(kāi)發(fā)與交付，包括需求規(guī)格分解、方案設(shè)計(jì)、代碼實(shí)現(xiàn)、仿真驗(yàn)證、 SYN / STA 等端到端設(shè)計(jì)流程。
崗位要求：
任職要求：
1、熟悉 Verilog 語(yǔ)言、 SOC 體系架構(gòu)、典型電路設(shè)計(jì)、具備數(shù)字邏輯開(kāi)發(fā)經(jīng)驗(yàn)；
2、或者熟練掌握 FPGA 邏輯設(shè)計(jì)方法，熟悉 FPGA 硬件特點(diǎn)，掌握 FPGA 版本設(shè)計(jì)， FPGA 問(wèn)題定位方法。