1、依據(jù)產(chǎn)品需求、開發(fā)進度與任務(wù)分配,完成邏輯需求梳理、邏輯解決方案和邏輯架構(gòu)設(shè)計;
2、負責(zé)產(chǎn)品詳細邏輯方案設(shè)計和邏輯設(shè)計文檔編寫;
3、FPGA芯片技術(shù)文檔閱讀和理解;
4、邏輯代碼的編寫、調(diào)試、測試和持續(xù)改進;
6、配合硬件和軟件開發(fā)人員完成整機調(diào)試;
7、按要求完成部門負責(zé)人布置的臨時任務(wù)。
1、計算機、電子信息、通信、自動化、電氣等相關(guān)專業(yè);
2、熟悉verilog或vhdl語言;
3、具備三年及以上verilog或vhdl語言邏輯設(shè)計工作經(jīng)驗,熟悉ISE/ VIVADO/ QUARTUS等開發(fā)環(huán)境,熟悉modelsim等仿真工具。
4、具備較強的英文文檔閱讀能力;
5、具備較強的技術(shù)文檔編寫能力;
6、工作積極主動、認真負責(zé),具有較強的人際溝通、團隊合作、清晰的邏輯思維和表達能力。