日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

崗位職責：
1、完成模塊級結構設計，RTL實現及相關工作；
2、協助芯片級架構設計、RTL實現及相關工作；
3、參與邏輯綜合，靜態(tài)時序分析，一致性驗證等；
4、參與RISC-V核的功能迭代升級；
5、參與常規(guī)數字外設（USART、IIC、SPI等）的功能迭代升級；
6、參與芯片的樣品調試。
任職要求：
1、深入理解ASIC設計流程，熟練掌握Verilog/System Verilog語言和數字邏輯設計驗證方法；
2、熟練使用Linux環(huán)境和相關EDA工具軟件，熟悉至少一種腳本語言如TCL， Perl和Python等;
3、良好的溝通能力及團隊合作精神；
4、具有SpinalHDL或Chisel等開發(fā)經驗者優(yōu)先考慮；
5、有RISC-V或車規(guī)SoC架構設計經驗者優(yōu)先考慮；
6、碩士以上學歷，微電子，集成電路，計算機，軟件專業(yè)優(yōu)先。
員工福利：
五險一金、年終獎金、帶薪休假、年度體檢、節(jié)日禮金、生日禮金、防暑降溫費、加班餐、團建活動、彈性打卡工作制、五星工作環(huán)境