日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

崗位職責：
1、根據(jù)產(chǎn)品需求和系統(tǒng)規(guī)格，負責FPGA邏輯系統(tǒng)方案設計和需求規(guī)格分解，與軟件、算法、硬件的邊界與接口定義；
2、主導邏輯系統(tǒng)內(nèi)部數(shù)據(jù)采集存儲、信號處理、測量分析、控制管理等子系統(tǒng)模塊劃分，業(yè)務流和數(shù)據(jù)流設計梳理，邏輯處理鏈路設計和時鐘、性能評估；
3、主導關鍵邏輯子系統(tǒng)的詳細設計和代碼開發(fā)、仿真、上板調(diào)測，負責協(xié)同與其他邏輯、軟件、算法、硬件開展邏輯系統(tǒng)聯(lián)調(diào)和疑難問題解決；
4、負責組織邏輯版本的測試驗證，與系統(tǒng)集成交付和應用問題解決。
任職要求：
1、本科及以上學歷；電子、通信工程、計算機、測控儀器、集成電路等相關專業(yè)；
2、3~5年以上FPGA邏輯開發(fā)經(jīng)驗，熟悉ADC/DAC/DDR/高速接口等控制、信號處理、協(xié)議處理、測量運算等設計開發(fā)，并具有產(chǎn)品成功經(jīng)驗；
3、熟悉掌握Verilog編程和Systemverilog 邏輯UT/ST仿真，熟悉使用Vivado，Quartus等開展邏輯編譯、時序分析、在線debug等；
4、具有豐富的與硬件、軟件、算法等領域協(xié)同開發(fā)經(jīng)驗和復雜問題解決能力的優(yōu)先；
5、具有ASIC定義開發(fā)經(jīng)驗的優(yōu)先；
6、具有信號源、頻譜儀、網(wǎng)絡分析儀、示波器、誤碼儀、AWG等儀器儀表產(chǎn)品研發(fā)經(jīng)驗的優(yōu)先；