崗位職責(zé):
1.FPGA設(shè)計(jì)開(kāi)發(fā): 基于賽靈思7系列(重點(diǎn)Artix-7,如XC7A35T/XC7A50T等7020量級(jí)器件)進(jìn)行邏輯設(shè)計(jì)、編碼(VHDL/Verilog)、仿真、綜合、約束、布局布線及調(diào)試。
2.模塊設(shè)計(jì): 負(fù)責(zé)圖像處理、高速接口(如PCIe、GigE、DDR3/4、Serdes)、通信協(xié)議(如UART、SPI、I2C、Aurora)等功能模塊的設(shè)計(jì)與實(shí)現(xiàn)。
3.系統(tǒng)集成與驗(yàn)證: 參與硬件系統(tǒng)集成,負(fù)責(zé)FPGA與外圍電路(ADC/DAC、存儲(chǔ)器、處理器等)的協(xié)同調(diào)試,編寫(xiě)測(cè)試方案和測(cè)試用例,完成板級(jí)和系統(tǒng)級(jí)功能、性能驗(yàn)證。
4.現(xiàn)場(chǎng)問(wèn)題分析與解決: 針對(duì)產(chǎn)品在現(xiàn)場(chǎng)應(yīng)用中出現(xiàn)的技術(shù)問(wèn)題,能夠快速定位(區(qū)分是硬件、FPGA邏輯、軟件或系統(tǒng)問(wèn)題),并進(jìn)行根本原因分析,提出并實(shí)施有效的解決方案。
5.文檔編寫(xiě): 撰寫(xiě)和維護(hù)設(shè)計(jì)文檔、測(cè)試報(bào)告、用戶(hù)手冊(cè)及問(wèn)題分析報(bào)告等。
6.技術(shù)協(xié)作: 與硬件工程師、軟件工程師、算法工程師及測(cè)試工程師緊密合作,確保項(xiàng)目順利推進(jìn)。
任職要求:
1.本科及以上,電子工程,通訊工程,計(jì)算機(jī)等;
2.具有3年以上FPGA開(kāi)發(fā)相關(guān)工作經(jīng)驗(yàn)驗(yàn),鋰電行業(yè)優(yōu)先;
3.熟練掌握Xilinx Vivado開(kāi)發(fā)工具鏈的全流程開(kāi)發(fā);
4.熟悉賽靈思7系列FPGA架構(gòu)和資源(CLB、BRAM、DSP、時(shí)鐘資源、IO等),有基于Artix-7平臺(tái)的實(shí)際項(xiàng)目經(jīng)驗(yàn)。
5.精通硬件描述語(yǔ)言(Verilog HDL或VHDL),具備良好的編碼風(fēng)格和模塊化設(shè)計(jì)思想。
6.熟悉時(shí)序約束(XDC)、時(shí)序分析及優(yōu)化方法,能解決常見(jiàn)的時(shí)序違例問(wèn)題。
7.掌握常用的仿真工具(如Vivado Simulator, Modelsim等),具備模塊級(jí)和系統(tǒng)級(jí)仿真驗(yàn)證能力。