崗位職責(zé):
1.設(shè)計(jì)存儲(chǔ)單元陣列相關(guān)核心電路,開發(fā)DRAM通用IP核;
2.評(píng)估并優(yōu)化高性能DDR/LPDDR存儲(chǔ)架構(gòu);
3.通過(guò)仿真驗(yàn)證電路功能與性能,進(jìn)行深度分析;
4.協(xié)助建立設(shè)計(jì)流程與質(zhì)量保障體系;
5.主導(dǎo)版圖開發(fā)全流程(含版圖規(guī)劃、布局布線),指導(dǎo)版圖工程師完成設(shè)計(jì);
6.為產(chǎn)品工程部門提供芯片調(diào)試支持。
任職要求:
1.至少2年電路設(shè)計(jì)經(jīng)驗(yàn);
2.精通模擬/數(shù)字電路原理及CMOS器件特性;
3.熟練使用Spectre、FineSim、HSPICE、Virtuoso等EDA設(shè)計(jì)工具;
4.具備模擬信號(hào)電路設(shè)計(jì)與驗(yàn)證經(jīng)驗(yàn)(含電路實(shí)現(xiàn)、時(shí)序分析與優(yōu)化),有低功耗設(shè)計(jì)或高速電路經(jīng)驗(yàn)者優(yōu)先;
5.有DRAM/NAND閃存/SRAM等存儲(chǔ)電路產(chǎn)品設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)者優(yōu)先,ADC設(shè)計(jì)經(jīng)驗(yàn)亦可接受;
6.出色的團(tuán)隊(duì)協(xié)作與溝通能力;
7.優(yōu)秀的學(xué)習(xí)能力與自驅(qū)力,能適應(yīng)靈活多變的工作環(huán)境。