日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

更新于 6月17日

FPGA工程師

1.5-3萬
  • 合肥蜀山區(qū)
  • 5-10年
  • 碩士
  • 全職
  • 招1人

職位描述

Verilog HDL人工智能電子/半導(dǎo)體/集成電路醫(yī)療設(shè)備/器械
主要職責(zé):
1、負(fù)責(zé)FPGA選型; 2、負(fù)責(zé)基于FPGA的控制及數(shù)據(jù)處理、傳輸?shù)姆桨冈O(shè)計(jì)、開發(fā)、調(diào)試和驗(yàn)證; 3、負(fù)責(zé)FPGA開發(fā)技術(shù)路線的演進(jìn)控制; 4、負(fù)責(zé)FPGA軟件的測(cè)試、發(fā)布和歸檔,參與對(duì)風(fēng)險(xiǎn)管理計(jì)劃的識(shí)別、分析、控制及實(shí)施。
崗位要求: 1、碩士以上學(xué)歷,是電子/通信/自動(dòng)化/生物醫(yī)學(xué)工程等相關(guān)專業(yè)的; 2、有5年以上FPGA開發(fā)工作經(jīng)驗(yàn),熟練Verilog及常用的調(diào)試方法和工具; 3、具有國產(chǎn)FPGA使用經(jīng)驗(yàn),如紫光同創(chuàng)FPGA,安陸,高云; 4、具備TDC開發(fā)、高速傳輸接口如Ethernet、Serdes、PCIE等接口開發(fā)的經(jīng)驗(yàn); 5、具備FPGA數(shù)字信號(hào)處理的開發(fā)經(jīng)驗(yàn); 6、具有強(qiáng)烈的責(zé)任心,良好的思維邏輯能力。

工作地點(diǎn)

蜀山區(qū)合肥銳世數(shù)字科技有限公司

職位發(fā)布者

陳女士/HR

立即溝通
公司Logo合肥綜合性國家科學(xué)中心人工智能研究院(安徽省人工智能實(shí)驗(yàn)室)
合肥綜合性國家科學(xué)中心人工智能研究院(以下簡(jiǎn)稱“研究院”)是參照國家實(shí)驗(yàn)室體制機(jī)制建設(shè)運(yùn)行的新型研發(fā)機(jī)構(gòu),為登記設(shè)立的安徽省事業(yè)單位法人。研究院由中國科學(xué)院和安徽省共同發(fā)起建設(shè),中國科學(xué)技術(shù)大學(xué)是研究院的依托和管理單位。研究院按照“一院多中心”進(jìn)行總體布局,即研究院由院本部和多個(gè)聯(lián)合研究中心組成。
公司主頁