日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

(1)
電子信息工程相關(guān)專業(yè)，或電子科學(xué)與技術(shù)、電氣工程及其自動(dòng)化、自動(dòng)化、通信工程、微電子等相關(guān)專業(yè)；
(2)
具有良好的電路基礎(chǔ)，了解硬件電路及元器件原理；
(3)
熟練使用Xilinx/Altera/Intel FPGA工具鏈（Vivado/Quartus/Questasim等）。
(4)
深入理解基于FPGA技術(shù)產(chǎn)品生命周期及開發(fā)流程，熟練掌握VHDL/Verilog HDL語(yǔ)言的RTL編碼、邏輯綜合和靜態(tài)時(shí)序分析等技能
(5)
熟悉掌握SystemVerilog等硬件描述語(yǔ)言和UVM驗(yàn)證方法學(xué)；
(6)
深入了解FPGA器件資源及使用方法；
(7)
有機(jī)載FPGA開發(fā)或驗(yàn)證相關(guān)經(jīng)驗(yàn)者優(yōu)先。
1.
學(xué)歷及資歷要求
(1)
大學(xué)本科及以上學(xué)歷；
(2)
有相關(guān)工作經(jīng)驗(yàn)者優(yōu)先。
2. 崗位職責(zé)
(1)
使用仿真驗(yàn)證工具進(jìn)行FPGA軟件驗(yàn)證；
(2)
進(jìn)行FPGA軟件靜態(tài)時(shí)序分析、規(guī)則檢查、邏輯等效驗(yàn)證；
(3)
協(xié)助制定測(cè)試計(jì)劃，編寫測(cè)試激勵(lì)、生成測(cè)試數(shù)據(jù)、編寫完成測(cè)試工作的相關(guān)文檔；
搭建測(cè)試環(huán)境，編寫測(cè)試用例并執(zhí)行測(cè)試用例，提交測(cè)試報(bào)告