日日噜夜夜草|一级黄色录像高清版|调教白富美加勒比久久|亚洲欧洲精品婷婷|日韩综合无码色色|日韩精品一区妖精视频|亚洲无码中文字幕hd|99亚洲思思丝袜|手机看片国产精品大胆亚洲|成人无码视频一区二区在线播放

更新于 10月25日

FPGA開發(fā)人員

2-4萬·15薪
  • 長沙岳麓區(qū)
  • 1-3年
  • 碩士
  • 全職
  • 招3人

職位描述

C++Verilog HDLVivado電子/半導(dǎo)體/集成電路
崗位職責(zé)
1. 負(fù)責(zé)FPGA創(chuàng)新設(shè)計,聚焦科學(xué)計算、人工智能等芯片的體系架構(gòu)創(chuàng)新,完成原型開發(fā)和驗證
2. 承擔(dān)邏輯模塊詳細(xì)設(shè)計、仿真驗證、時序分析、資源優(yōu)化和上板測試驗證
3. 承擔(dān)邏輯單元測試、系統(tǒng)測試,負(fù)責(zé)測試驗證策略、測試方案輸出和覆蓋率分析
4. 承擔(dān)FPGA/ASIC各類通用模塊的平臺化設(shè)計和優(yōu)化,負(fù)責(zé)自研芯片技術(shù)原型和FPGA驗證平臺的構(gòu)建和維護(hù)。
任職要求
1. 計算機、電子、自動化等相關(guān)專業(yè)
2. 具備良好的溝通能力、團(tuán)隊協(xié)作能力、學(xué)習(xí)能力,能夠融入團(tuán)隊
3. 精通Verilog,SystemVerilog,C++、Python等邏輯編程語言
4. 熟悉Linux系統(tǒng),熟練掌握Vivado、VCS等工具
5. 有扎實的數(shù)電功底,能夠設(shè)計分析硬件描述代碼
6. 有高性能計算加速經(jīng)驗者優(yōu)先
7. 有分子動力學(xué)、密度泛函理論等理論計算知識者優(yōu)先

工作地點

岳麓區(qū)長沙半導(dǎo)體技術(shù)與應(yīng)用創(chuàng)新研究院

職位發(fā)布者

姬先生/人力主管

昨日活躍
立即溝通
公司Logo廣東芯培森技術(shù)有限公司
廣東芯培森技術(shù)有限公司創(chuàng)辦于2024年11月,主要從事面向原子級科學(xué)計算的算力芯片(APU)的研發(fā)和銷售。該團(tuán)隊于2022年研發(fā)出面向原子級科學(xué)計算的第一代"非馮·諾依曼"專用芯片架構(gòu)技術(shù),并于2023年自主研制出基于第一代技術(shù)的服務(wù)器產(chǎn)品,經(jīng)多家第三方用戶實測,該產(chǎn)品在運行專用原子級科學(xué)計算時,同等精度和功耗下,相較高端GPU速度提升約1個數(shù)量級。目前,基于第一代技術(shù)的產(chǎn)品和服務(wù)已銷售至國內(nèi)外30多家企業(yè)、高校、科研院所。
公司主頁