崗位職責(zé):
1.負(fù)責(zé)完成模塊級(jí)(Block Level)或中小規(guī)模芯片從邏輯綜合(Synthesis)、布局規(guī)劃(Floorplan)、布局(Placement)、時(shí)鐘樹(shù)綜合(CTS)到布線(Routing)和物理驗(yàn)證(DRC/LVS)的完整流程
2.進(jìn)行靜態(tài)時(shí)序分析(STA)? 和時(shí)序收斂(Timing Closure),能夠獨(dú)立分析并解決常見(jiàn)的時(shí)序違例
3.完成功耗、壓降(IR Drop)和信號(hào)完整性(SI)? 等基本分析,并能反饋優(yōu)化建議
4.熟練使用行業(yè)主流EDA工具(如Synopsys的Fusion Compiler, IC Compiler II, PrimeTime; Cadence的Innovus, Tempus等),利用TCL、Perl、Python等腳本語(yǔ)言進(jìn)行任務(wù)自動(dòng)化,提升設(shè)計(jì)效率,具備初步的流程腳本開(kāi)發(fā)和優(yōu)化能力
5.與前端設(shè)計(jì)工程師密切溝通,反饋物理實(shí)現(xiàn)階段發(fā)現(xiàn)的時(shí)序、面積、功耗等問(wèn)題,并協(xié)同優(yōu)化。支持測(cè)試(DFT)? 和模擬混合信號(hào)(AMS)? 等團(tuán)隊(duì)的協(xié)同設(shè)計(jì)需求。能夠識(shí)別并上報(bào)設(shè)計(jì)中的潛在風(fēng)險(xiǎn)
任職要求:
1.本科及以上學(xué)歷,微電子、集成電路、電子工程、計(jì)算機(jī)等相關(guān)專業(yè)
2.5年及以上經(jīng)驗(yàn),能夠獨(dú)立負(fù)責(zé)復(fù)雜模塊或中小規(guī)模芯片的完整DFT工作,有成功量產(chǎn)經(jīng)驗(yàn)者更佳
3.掌握DFT基礎(chǔ)理論和流程,了解半導(dǎo)體器件物理。熟悉靜態(tài)時(shí)序分析原理。對(duì)低功耗設(shè)計(jì)、良率分析等有更深理解,能優(yōu)化流程和方法學(xué),具備初步的問(wèn)題預(yù)見(jiàn)和解決能力
4.熟練使用主流EDA工具(如Synopsys DFT Compiler/TetraMax, Mentor Tessent等)。掌握Verilog,并能使用TCL、Perl、Python等至少一種腳本語(yǔ)言進(jìn)行自動(dòng)化處理,能編寫(xiě)腳本優(yōu)化工作流程,具備較強(qiáng)的調(diào)試和問(wèn)題分析能力
5.具備良好的分析解決問(wèn)題能力、團(tuán)隊(duì)協(xié)作精神和溝通能力,工作細(xì)致認(rèn)真,有責(zé)任心。在項(xiàng)目中有較強(qiáng)的主動(dòng)性和技術(shù)推動(dòng)力